Energieeffiziente Designtechniken für FPGAs: Ziel eines energiesparenden Designs mit Kapazitätsskalierung, thermischer Optimierung, HSTL, SSTL und LVCMOS-IO-Standard sowie Frequenzskalierung | Myboeken